オーディオ再生機器におけるクリック及びポップノイズを低減するシステム及び方法

专利摘要:
電源投入及び電源切断動作時のクリック及びポップノイズを低減または除去するオーディオシステム。より具体的には、オーディオシステムは、入力オーディオ信号を受信するように適合された入力と、関連付けられたスピーカの増幅出力オーディオ信号を生成するように適合された出力とを含む増幅器を含む。オーディオシステムは更に、関連付けられたスピーカでノイズが生成されることを低減または除去するように、増幅器の出力にＤＣ電圧を印加、または増幅器の出力からＤＣ電圧を除去するように適合されたノイズ低減回路を含む。増幅器の出力におけるＤＣ電圧は、ＤＣ参照電圧ソース、及び／または入力オーディオ信号から生成され得る。
公开号:JP2011511576A
申请号:JP2010545176
申请日:2009-01-29
公开日:2011-04-07
发明作者:ミャオ、グオチン
申请人:クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ；
IPC主号:H03F1-00

专利说明:

[0001] 本開示は概してオーディオ機器及びシステムに関し、より具体的にはオーディオ再生機器におけるクリック及びポップノイズを低減するシステム及び方法に関する。]
背景技術

[0002] 多くのオーディオシステムでは、オーディオ機器の出力はキャパシタを介してスピーカに結合され、これは一般的に直流（ＤＣ）ブロッキングキャパシタまたは交流（ＡＣ）結合キャパシタと呼ばれる。通常、オーディオ機器の出力は、オーディオ信号と、関連するＤＣオフセット電圧とからなる。オーディオ機器をオンする前、ＡＣ結合キャパシタの両端の電圧は、通常はゼロ（０）ボルトである。オーディオ機器がオンとされると、オーディオ機器は、ＡＣ結合キャパシタを、関連するＤＣオフセット電圧に充電する。]
[0003] ＡＣ結合キャパシタを充電することは、人間に聞こえる範囲内の周波数成分を通常有する上昇電圧を生成する。これらの周波数成分は一般的に、スピーカの出力において望ましくないノイズを作りだし、これは関連する技術分野において一般的に“クリック及びポップ”ノイズと呼ばれる。同様に、オーディオ機器がオフされる際には、ＡＣ結合キャパシタの電荷の減少もまた、人間に聞こえる範囲内の周波数成分を一般的に有する下降電圧を生成する。この場合もやはり、これらの周波数成分は、スピーカの出力において望ましくないクリック及びポップノイズを作り出す。このことについては、以下の例を参照しつつ、より良く説明される。]
[0004] 図１は、典型的な一般的なオーディオシステム１００のブロック図を示す。オーディオシステム１００は、ＡＣ結合キャパシタＣＡＣを介してオーディオ信号をスピーカ１５０に伝える。本例では、オーディオシステム１００は、第１オペアンプＯＰＡ１、第２オペアンプＯＰＡ２、並びに抵抗Ｒ１Ａ、Ｒ１Ｂ、Ｒ２Ａ、及びＲ２Ｂからなる。第１オペアンプＯＰＡ１は、入力オーディオ信号を増幅する機能を有し、この入力オーディオ信号は差動信号Ｖim及びＶipとして構成され得る。第２オペアンプＯＰＡ２は、第１オペアンプＯＰＡ１の出力において参照ＤＣ電圧Ｖrefを生成するボルテージ・フォロワ（voltage follower）として構成される。この電圧Ｖrefは一般的に、第１オペアンプＯＰＡ１の出力におけるオーディオ信号のダイナミックレンジを最適化し、または改善するために、Ｖdd／２に設定される。] 図１
[0005] 抵抗Ｒ１Ａ及びＲ１Ｂは、入力オーディオ信号Ｖim及びＶipから見た第１オペアンプＯＰＡ１への入力抵抗として働く。抵抗Ｒ２Ｂは、第２オペアンプＯＰＡ２によって生成された参照電圧Ｖrefから見た第１オペアンプＯＰＡ１への入力抵抗として働く。抵抗Ｒ２Ａは、第１オペアンプＯＰＡ１についてのフィードバック抵抗として働く。]
[0006] オーディオシステム１００がオンされる前、ＡＣ結合キャパシタＣＡＣの両端の電圧は通常、約ゼロ（０）ボルトである。第１及び第２オペアンプＯＰＡ１〜２が、ＥＮ１及びＥＮ２の電源入力を通じてまずオン状態とされると、ＡＣ結合キャパシタＣＡＣの両端の電圧は、ゼロ（０）ボルトから参照電圧Ｖrefに向かって上昇し始める。通常、この変化する電圧は、人間に聞こえる範囲内にある周波数成分を有する。これは通常、スピーカ１５０の出力に、望ましくないクリック及びポップノイズを作り出す。]
[0007] オーディオシステム１００がオフされる際には、ＡＣ結合キャパシタＣＡＣの両端の電圧は、参照電圧Ｖrefからゼロ（０）ボルトに向かって減少する。同様に、この変化する電圧は通常、人間に聞こえる範囲内のある周波数成分を有する。これもまた、スピーカ１５０の出力に、望ましくないクリック及びポップノイズを作り出す。]
[0008] 本開示の側面は、電源投入及び電源切断動作時のクリック及びポップノイズを低減または除去するオーディオシステムに関する。より具体的には、オーディオシステムは、入力オーディオ信号を受信するように適合された入力と、関連付けられたスピーカのための増幅出力オーディオ信号を生成するように適合された出力とを含む、オペアンプのような増幅器を備える。オーディオシステムは更に、関連付けられたスピーカによりクリック及びポップノイズが生成されることを低減または除去するように、増幅器の出力に電圧を緩やかに印加する、または緩やかに除去するように適合されたノイズ低減回路を備える。増幅器の出力における電圧は、ＤＣ参照電圧ソース及び／または入力オーディオ信号から生成され得る。]
[0009] 本開示の別の側面では、ノイズ低減回路は、電源切断動作時に、増幅器の出力から緩やかに電荷を放電させるように適合された、選択可能な電流経路を備える。増幅器の出力からの電荷の緩やかな放電は、遷移する電圧が、実質的に人間に聞こえる範囲外にある周波数成分を有するように、出力電圧を減少させる。典型的な実施形態では、選択可能な電流経路は、電界効果トランジスタ（ＦＥＴ）のドレイン及びソースに直列な抵抗を備え、選択可能な電流経路は、増幅器の出力と、グランドまたはＶss電位レールとの間に結合される。電源切断動作に応答して、制御信号がＦＥＴのゲートに印加されてこのＦＥＴがオンされ、これにより電荷を、増幅器の出力からグランドまたはＶss電位に放電させる。]
[0010] 本開示の更に別の側面では、ノイズ低減回路は、ＤＣ参照電圧のソースと増幅器の出力との間に結合された、制御可能な抵抗デバイスを備える。更にノイズ低減回路は、電源投入時に、関連付けられたスピーカによりクリック及びポップノイズが生成されることを低減または除去するように、ソースからのＤＣ参照電圧を増幅器の出力に緩やかに印加するように、制御可能な抵抗デバイスの抵抗を減少させる制御信号を生成するように適合された生成器を備える。生成器はランプ信号生成器を備え、制御可能な抵抗デバイスはＦＥＴのようなトランジスタを備え得る。]
[0011] 本開示の更に別の側面では、ノイズ低減回路は、増幅器の入力に結合された制御可能な抵抗デバイスと、電源投入または電源切断時に、関連付けられたスピーカによりクリック及びポップノイズが生成されることを低減または除去するように、増幅器の入力に入力オーディオ信号が緩やかに印加される、または緩やかに取り除かれるよう、制御可能な抵抗デバイスの抵抗を減少または増加させる制御信号を生成するように適合された生成器とを備える。生成器はランプ信号生成器を備え、制御可能な抵抗デバイスはＦＥＴのようなトランジスタを備え得る。]
[0012] 本開示のその他の側面、利点、及び新規な特徴が、添付図面と共に考慮される際に、本開示の下記の詳細な説明から明らかになるだろう。]
図面の簡単な説明

[0013] 図１は、典型的な一般的なオーディオシステムのブロック図を示す。
図２は、本開示の実施形態に従った典型的なオーディオシステムのブロック図を示す。
図３は、本開示の別の側面に従ったオーディオシステムについての典型的な制御信号のタイミング図を示す。
図４Ａは、本開示の別の側面に従った、電源投入状態に対応してオーディオシステムにより生成される典型的な信号のグラフを示す。
図４Ｂは、本開示の別の側面に従った、電源投入状態に対応してオーディオシステムにより生成される典型的な信号のグラフを示す。
図４Ｃは、本開示の別の側面に従った、電源投入状態に対応してオーディオシステムにより生成される典型的な信号のグラフを示す。
図４Ｄは、本開示の別の側面に従った、電源投入状態に対応してオーディオシステムにより生成される典型的な信号のグラフを示す。
図５は、本開示の別の側面に従った、電源切断状態に対応してオーディオシステムにより生成される典型的な信号のグラフを示す。
図６は、本開示の別の側面に従った典型的なランプ生成器の回路図を示す。
図７は、本開示の別の側面に従った第２の典型的なオーディオシステムのブロック図を示す。
図８は、本開示の別の側面に従った第２のオーディオシステムについての典型的な制御信号のタイミング図を示す。
図９は、本開示の別の側面に従った第３の典型的なオーディオシステムのブロック図を示す。] 図１ 図２ 図３ 図４Ａ 図４Ｂ 図４Ｃ 図４Ｄ 図５ 図６ 図７
実施例

[0014] 図２は、本開示の実施形態に従った典型的なオーディオシステム２００のブロック図を示す。オーディオシステム２００は、関連付けられたスピーカの出力において生成されるクリック及びポップノイズを低減、または完全に除去ように適合されたノイズ低減回路を含む。より具体的には、ノイズ低減回路は、変化する電圧の周波数成分が、実質的に人間に聞こえる範囲外となるように、電源投入及び電源切断時に、ＡＣ結合キャパシタの両端の電圧の比較的緩やかな立ち上がり及び立ち下がりを供給することにより、このように機能する。] 図２
[0015] より具体的には、オーディオシステム２００は、第１オペアンプＯＰＡ１、第２オペアンプＯＰＡ２、抵抗Ｒ１Ａ、Ｒ１Ｂ、Ｒ２Ａ、及びＲ２Ｂ、並びにノイズ低減回路２１０を備える。ノイズ低減回路２１０は、ランプ生成器２１２、第１電界効果トランジスタ（ＦＥＴ）Ｍ１、第２ＦＥＴ Ｍ２、及び抵抗ＲＯＦＦを備える。これらのデバイスは、１つまたはそれ以上の集積回路、ディスクリートデバイス、または１つまたはそれ以上の集積回路及び１つまたはそれ以上のディスクリートデバイスの組み合わせとして実装され得る。第１オペアンプＯＰＡ１の出力は、ＡＣ結合キャパシタＣＡＣを介してスピーカ２５０に結合されるように適合され、これらは共に、オーディオシステム２００を組み込む１つまたはそれ以上の集積回路の外部に置かれ得る。]
[0016] 第１オペアンプＯＰＡ１は、入力オーディオ信号を十分なレベルに増幅して、関連付けられたスピーカ２５０を駆動するように適合される。本例では、入力オーディオ信号は、正の成分Ｖip及び負の成分Ｖimを有する差動信号として構成される。第１オペアンプＯＰＡ１は、抵抗Ｒ１Ｂを介して入力オーディオ信号の正の成分Ｖipを受信するように適合された正の入力（＋）を含む。第１オペアンプＯＰＡ１はまた、抵抗Ｒ１Ａを介して入力信号の負の成分Ｖimを受信するように適合された負の入力（−）を含む。抵抗Ｒ２Ａは、第１オペアンプＯＰＡ１の出力と負の入力（−）との間に結合され、第１オペアンプＯＰＡ１の利得を設定するように機能する。第１オペアンプＯＰＡ１は更に、オペアンプＯＰＡ１をイネーブルまたはディセーブルとする制御信号ＥＮ１を受信するように適合された制御入力を含む。]
[0017] 第２オペアンプＯＰＡ２は、それが第１オペアンプＯＰＡ１の出力に生成されるように、ＤＣ参照電圧Ｖrefを受信して、出力するように適合されたボルテージ・フォロワ（voltage follower）として構成される。参照電圧Ｖrefは、第１オペアンプＯＰＡ１についての電源電圧Ｖddの半分（例えば、Ｖdd／２）に設定され得る。これにより、第１オペアンプＯＰＡ１の出力に生成されるオーディオ信号のダイナミックレンジが改善され、または最適化される。第２オペアンプＯＰＡ２は、ＤＣ参照電圧Ｖrefを受信するように適合された正の入力（＋）と、その出力に結合された負の入力（−）とを含む。第２オペアンプＯＰＡ２の出力は、抵抗Ｒ２Ｂを介して第１オペアンプＯＰＡ１の正の入力（＋）に結合される。第２オペアンプＯＰＡ２の出力はまた、ノイズ低減回路２１０の第１ＦＥＴＭ１のドレインにも結合される。第２オペアンプＯＰＡ２は更に、アンプＯＰＡ２をイネーブルまたはディセーブルとする制御信号ＥＮ２を受信するように適合された制御イネーブル入力を含む。]
[0018] ノイズ低減回路２１０のランプ生成器２１２は、ランプ生成器２１２をイネーブルまたはディセーブルとする制御信号ＥＮ４を受信するように適合された制御入力を含む。ランプ生成器２１２は、第１ＦＥＴＭ１のゲートに電気的に結合された出力を含む。ランプ生成器２１２はその出力に、下記でより詳細に説明される上昇ランプ制御電圧Ｖctlを生成する。第１ＦＥＴ Ｍ１のソースは、第１オペアンプＯＰＡ１の出力に電気的に結合され、抵抗ＲＯＦＦを介して第２ＦＥＴ Ｍ２のドレインに電気的に結合される。第２ＦＥＴ Ｍ２のゲートは、制御信号ＥＮ３を受信するように適合されている。第２ＦＥＴ Ｍ２のソースは、グランド電位、または相対的に“負（negative）”の電源電圧Ｖssに結合され得る。オーディオシステム２００の動作は、これより説明される。]
[0019] 図３は、本開示の別の側面に従ったオーディオシステム２００における、典型的な制御信号ＥＮ１〜４のタイミング図である。本例では、制御信号ＥＮ１〜４は、対応するデバイスがイネーブルにされることを示す高論理レベルと、対応するデバイスがディセーブルにされることを示す低論理レベルとを有する２値である。この制御信号ＥＮ１〜４は、本明細書で議論されるオーディオシステム２００の動作を得るように、その他の方法で構成されても良い。タイミング図では、ｔ１、ｔ２、ｔ３、及びｔ４で示された４つの特定の時刻がある。第１の時刻ｔ１は、オーディオシステム２００の電源投入動作の開始を示す。第２の時刻ｔ２は、ランプ制御電圧Ｖctlがその最終的な値（例えばＶdd）に達する時を示す。第３の時刻ｔ３は、第１オペアンプＯＰＡ１がイネーブルとされた時刻を示し、電源投入動作の終了の印となる。第４の時刻ｔ４は、オーディオシステム２００の電源切断動作の開始を示す。] 図３
[0020] 時刻ｔ１の前、制御信号ＥＮ１、ＥＮ２、及びＥＮ４は全て低論理レベルとされ、制御信号ＥＮ３は高論理レベルとされる。よって、これらの論理レベルにより、第１及び第２オペアンプＯＰＡ１〜２並びにランプ生成器２１２はディセーブルとされ、そして第２ＦＥＴＭ２はオン状態とされて、第１オペアンプＯＰＡ１の出力を効果的に接地する。時刻ｔ１では、制御信号ＥＮ２及びＥＮ４が低論理レベルから高論理レベルに遷移し、制御信号ＥＮ３が高論理レベルから低論理レベルに遷移する。制御信号ＥＮ２及びＥＮ４の高論理レベルは、第２オペアンプＯＰＡ２及びランプ生成器２１２をイネーブルとし、制御信号ＥＮ３の低論理レベルは、第２ＦＥＴ Ｍ２をオフさせる。]
[0021] 第２オペアンプＯＰＡ２をイネーブルにすることにより、ＤＣ参照電圧Ｖrefが第１ＦＥＴＭ１のドレインに生成される。ランプ生成器２１２をイネーブルにすることにより、制御電圧Ｖctlが、下記でより詳細に議論されるように、比較的緩やかに（in relatively smooth fashion）上昇する。第２ＦＥＴ Ｍ２がオフされることで、第１オペアンプＯＰＡ１の出力とグランドまたはＶss電位との間の電流経路が取り除かれる。]
[0022] 緩やかに上昇する制御電圧Ｖctlは、第１ＦＥＴＭ１の抵抗ＲＤＳを、比較的緩やかに減少させる。第１ＦＥＴ Ｍ１の抵抗が緩やかに減少することにより、ＤＣ参照電圧Ｖrefが第１オペアンプＯＰＡ１の出力に印加される。結果として、ＤＣブロッキングキャパシタＣＡＣの両端の電圧は、上昇電圧の周波数成分が、一般的に人間に聞こえる範囲外に実質的にあるように、比較的緩やかに上昇する。これにより、オーディオシステム２００の電源投入時における、関連付けられたスピーカ２５０によってクリック及びポップノイズが生成されることを抑制し、または低減出来る。]
[0023] ランプ電圧Ｖctlは、時刻ｔ２でその最終または最大電圧に達するまで上昇し続け、それは実質的にＶddに一致するように設定され得る。時刻ｔ３では、第１オペアンプＯＰＡ１をイネーブルにするため、制御電圧ＥＮ１が低論理レベルから高論理レベルに遷移し、ランプ生成器２１２をディセーブルにするため、制御電圧ＥＮ４が高論理レベルから低論理レベルに遷移する。第１オペアンプＯＰＡをイネーブルにすることで、第１オペアンプはその出力に、出力オーディオ信号と、抵抗Ｒ２Ｂを介して第２オペアンプＯＰＡ２によってその正入力（＋）に印加されるＤＣ参照電圧とを生成するようにされる。第１オペアンプＯＰＡ１の出力における電圧は、ノイズ低減回路２１０によって既に実質的にＤＣ参照電圧とされているから、第１オペアンプＯＰＡ１をイネーブルにすることは、その出力のＤＣ電圧に実質的な変化をもたらさず、またこれにより、関連付けられたスピーカ２５０によりクリック及びポップノイズが生成されることを低減し、または除去（eliminate）出来る。ランプ生成器２１２をディセーブルにすることにより、制御電圧Ｖctlは実質的にゼロ（０）ボルトに低下され、これにより第１ＦＥＴＭ１はオフされる。]
[0024] 時刻ｔ３及びｔ４の間、制御信号ＥＮ３及びＥＮ４は、オーディオシステム２００の安定状態または通常動作の期間にノイズ低減回路２１０を効果的にディセーブルとするために、低論理レベルにされる。これらの論理レベルを低論理レベルにすることで、第１及び第２ＦＥＴＭ１及びＭ２はオフされ、すなわちノイズ低減回路２１０は、残りのオーディオシステム２００の動作に対して重大な影響をもたらさない。時刻ｔ３及びｔ４の間の安定状態または通常動作の期間、第１オペアンプＯＰＡ１は、差動入力オーディオ信号Ｖip及びＶimを増幅するように動作する。第２オペアンプＯＰＡ２は、第１オペアンプＯＰＡ１の出力にＤＣ参照電圧Ｖrefを生成し続けるように動作し、出力オーディオ信号のダイナミックレンジを改善する。]
[0025] 上で述べたように、時刻ｔ４は、オーディオシステム２００の電源切断動作の開始を示す。本時刻では、制御信号ＥＮ１〜２が、それぞれ第１及び第２オペアンプＯＰＡ１〜２をディセーブルとするために、高論理レベルから低論理レベルに遷移する。同時に、制御信号ＥＮ３が、第２ＦＥＴＭ２をオンするために、低論理レベルから高論理レベルに遷移する。抵抗ＲＯＦＦ及び第２ＦＥＴ Ｍ２はグランドへの電流経路を形成して、ＤＣブロッキングキャパシタＣＡＣの両端の電圧を緩やかに減少（dissipate）させる。抵抗ＲＯＦＦは、オーディオシステム２００の電源切断時におけるクリック及びポップノイズを低減または除去するよう、遷移する電圧の周波数成分が人間に聞こえる範囲の外にあるように、出力電圧の緩やかな減少をもたらすよう構成される。]
[0026] 図４Ａ〜Ｄは、本開示の別の側面に従った、電源投入状態に対応した、オーディオシステム２００で生成される典型的な信号のグラフを示す。より具体的には、図４Ａに示すグラフは、ランプ生成器２１２によって生成される制御電圧Ｖctlの時間変化を例示する。図４Ｂに示すグラフは、第１ＦＥＴＭ１の抵抗Ｒdsの時間変化を例示する。図４Ｃに示すグラフは、オーディオシステム２００の出力電圧Ｖopの時間変化を例示する。図４Ｄに示すグラフは、関連付けられたスピーカ２５０の両端の電圧Ｖloadの時間変化を例示する。] 図４Ａ 図４Ｂ 図４Ｃ 図４Ｄ 図５ 図６ 図７ 図８ 図９
[0027] 図４Ａのグラフに例示するように、ランプ生成器２１２で生成される制御電圧Ｖctlは、ゼロ（０）ボルトからＶddに実質的にリニアに上昇し得る。時刻ｔ１とｔ２の間のある時刻で、ランプ電圧Ｖctlは第１ＦＥＴＭ１の閾値電圧と交差する。これにより、第１ＦＥＴ Ｍ１は十分に電流を流し始める。これは、第１ＦＥＴ Ｍ１の抵抗Ｒdsの比較的緩やかな低下を例示する図４Ｂのグラフにより良く示されている。緩やかに低下する第１ＦＥＴ Ｍ１の抵抗Ｒdsは、第２オペアンプＯＰＡ２により生成されたＤＣ参照電圧Ｖrefを、オーディオシステム２００の出力に印加する。これは、時刻ｔ１のゼロ（０）ボルトから、時刻ｔ２で実質的にＤＣ参照電圧Ｖrefに緩やかに上昇する出力電圧を例示する図４Ｃに、より良く示されている。負荷（例えば、関連付けられたスピーカ２５０）の両端における電圧Ｖloadは本質的に、ＤＣブロッキングキャパシタＣＡＣによる出力電圧の微分であり、これは時刻ｔ１とｔ３との間の正弦波の半分の周期を示す。ノイズ低減回路２１０は、クリック及びポップノイズを低減または除去するために、その周波数成分が、一般的に人間に聞こえる範囲の外となるように、緩やかな負荷電圧Ｖloadを生成するよう、構成されている。] 図４Ａ 図４Ｂ 図４Ｃ
[0028] 図５は、本開示の別の側面に従った、電源切断状態に対応するオーディオシステム２００により生成される典型的な信号のグラフを例示する。より具体的には、図５のグラフは、電源切断時におけるオーディオシステム２００の出力電圧Ｖopの時間変化を示す。図示するように、上記述べたように電源切断動作の開始を示す時刻ｔ４では、オーディオシステム２００の出力電圧は、時刻ｔ５においてそれが基本的にゼロ（０）になるまで、比較的緩やかに低減する。ノイズ低減回路２１０は、クリック及びポップノイズを低減または除去するために、その周波数成分が、一般的に人間に聞こえる範囲の外となるように、緩やかに減少する出力電圧Ｖopを生成するよう、構成されている。] 図５
[0029] 図６は、本開示の別の側面に従った典型的なランプ生成器６００の回路図を示す。先に述べたノイズ低減回路２１０のランプ生成器２１２は、ランプ生成器６００のように構成され得る。ランプ生成器６００は、電流生成器６０２、ｐチャネルＦＥＴＭＰ１〜４、ｎチャネルＦＥＴ ＭＮ１〜７、及びキャパシタＣＬを備える。ＦＥＴ ＭＰ１〜４のソースは、正の電源電圧レールＶddに電気的に結合され、ＦＥＴ ＭＰ２〜４のゲートはＦＥＴ ＭＰ１〜２のドレインに電気的に結合され、そしてＦＥＴ ＭＮ４のドレインに電気的に結合される。ＦＥＴ ＭＰ１のゲートはＦＥＴ ＭＮ１のゲートに電気的に結合され、両者は制御信号ＥＮを受信するように適合される。ＦＥＴ ＭＰ３のドレインはＦＥＴ ＭＮ５のドレイン及びＦＥＴ ＭＮ５〜６のゲートに電気的に結合される。ＦＥＴ ＭＰ４のドレインは、ＦＥＴ ＭＮ６〜７のドレインに電気的に結合され、そしてキャパシタＣＬの第１端に電気的に結合される。] 図６
[0030] 電流生成器６０２は、正の電源レールＶddとＦＥＴＭＮ１のドレインとの間に結合される。ＦＥＴ ＭＮ１のソースは、ＦＥＴ ＭＮ２〜３のドレイン及びＦＥＴ ＭＮ３〜４のゲートに電気的に結合される。ＦＥＴ ＭＮ２及びＭＮ７のゲートは、制御信号ＥＮＢ（例えば、制御信号ＥＮのcompliment）を受信するように適合される。ＦＥＴ ＭＮ２〜７のドレインは、キャパシタＣＬの第２端と同様に、負の電源電圧レールＶssに電気的に結合され、これは接地電位であり得る。]
[0031] 動作時において、ランプ回路６００は、制御信号ＥＮが低論理レベルであり制御信号ＥＮＢが高論理レベルである際に、ディセーブルとされる。制御信号ＥＮが低論理レベルとされることでＦＥＴＭＮ１がオフ状態とされて、ＦＥＴ ＭＮ３及びＦＥＴ ＭＮ３とのミラー構造によりＦＥＴ ＭＮ４に流れる電流が抑制される。また、制御信号ＥＮが低論理レベルとされることで、ＶddをＦＥＴ ＭＰ２〜４のゲートに結合するＦＥＴ ＭＰ１がオフ状態とされ、これにより、これらのＦＥＴはオフされる。制御信号ＥＮＢが高論理レベルとされることで、ＦＥＴ ＭＮ２及びＭＮ７がオンされ、ＦＥＴ ＭＮ３〜４及びＭＮ６〜７の各ドレインが接地されて、これらのトランジスタを流れる電流リークを低減または除去できる。従って、ランプ回路６００がディセーブルとされている際には、電流Ｉ０〜４は実質的にゼロである。]
[0032] 制御信号ＥＮが高論理レベルに遷移し、制御信号ＥＮＢが低論理レベルに遷移すると、ランプ回路６００はイネーブルとされる。制御信号ＥＮが高論理レベルにされると、ＦＥＴＭＮ１はオンされ、ＦＥＴ ＭＰ１はオフされる。制御信号ＥＮＢが低論理レベルにされると、ＭＮ２及びＭＮ７がオフされる。ＦＥＴ ＭＮ１をオンさせることで、電流源６０２はＦＥＴ ＭＮ３のドレインに電気的に結合され、トランジスタＭＮ２をオフさせることで、ＦＥＴ ＭＮ３のショートまたはバイパスが取り除かれる。これにより、電流Ｉ０が、電流源６０２から、ＦＥＴ ＭＮ１及びＭＮ３を介してＶssレールに流れるようになる。この電流はまた、ＦＥＴ ＭＮ４に電流Ｉ１を流す。]
[0033] ＦＥＴＭＰ１をオフさせることで、ＦＥＴ ＭＰ１のショートまたはバイパスが取り除かれ、これにより、ＦＥＴ ＭＰ２、ＭＰ３、及びＭＰ４がオンされる。なぜなら、これらのゲートにはもはやＶddは印加されないからである。これにより、電流Ｉ１、Ｉ２、及びＩ３が、ＦＥＴ ＭＰ２、ＭＰ３、及びＭＰ４に流れるようになる。ＦＥＴ ＭＮ７をオフさせることで、ＦＥＴ ＭＮ６のショートまたはバイパスが取り除かれ、これにより、電流Ｉ４がＦＥＴ ＭＮ６に流れるようになる。キャパシタＣＬの両端のランプ電圧Ｖctlを生成する出力電流ＩＯＵＴは、電流Ｉ３とＩ４の差である（例えば、ＩＯＵＴ＝Ｉ３−Ｉ４）。]
[0034] ランプ回路４００は、比較的小さい出力電流ＩＯＵＴにより集積回路内に実装され得るキャパシタＣＬを用いて、ランプ電圧Ｖctlを生成するよう構成され得る。例えば、ＦＥＴＭＮ３は、ＦＥＴ ＭＮ４のチャネル幅より大きい２０倍（２０ｘ）のチャネル幅を有するように構成され得る。よって、ＦＥＴ ＭＮ３及びＭＮ４のミラー構造により、電流Ｉ１は、電流Ｉ０より小さく実質的に１／２０である（例えば、Ｉ１＝１／２０×Ｉ０）。同様に、ＦＥＴ ＭＰ２は、ＦＥＴ ＭＰ３及びＭＰ４のチャネル幅より大きく５倍（５ｘ）のチャネル幅を有するように構成され得る。よって、ＦＥＴ ＭＰ２、ＭＰ３、及びＭＰ４のミラー構造により、電流Ｉ２及びＩ３は、電流Ｉ１より小さく実質的に１／５である（例えば、Ｉ２＝Ｉ３＝１／５×Ｉ１）。ＦＥＴ ＭＮ５は、ＭＮ６のチャネル幅より大きく５／４倍のチャネル幅を有するように構成され得る。よって、ＦＥＴ ＭＮ５及びＭＮ６のミラー構造により、電流Ｉ４は電流Ｉ２の４／５倍である（例えば、Ｉ４＝４／５×Ｉ２）。]
[0035] 電流Ｉ１が電流Ｉ０の１／２０であるという事実を用いると、電流Ｉ３はＩ０の観点から次のように表され得る。すなわち、
Ｉ３＝１／５×Ｉ１＝１／１００×Ｉ０ 式１
また、電流Ｉ２も電流Ｉ０の１／１００であるという事実を用いると、電流Ｉ４はＩ０の観点から次のように表され得る。すなわち、
Ｉ４＝４／５×Ｉ２＝４／５００×Ｉ０ 式２
上記議論のように、出力電流ＩＯＵＴは次のように表され得る。すなわち、
ＩＯＵＴ＝Ｉ３−Ｉ４ 式３
式１及び２のように与えられたＩ３及びＩ４を、式３に与えられたＩ３及びＩ４に代入することで、出力電流ＩＯＵＴは次のように表され得る。すなわち、
ＩＯＵＴ＝１／１００×Ｉ０−４／５００×Ｉ０＝１／５００×Ｉ０ 式４
例えば、もしＩ０として約２マイクロアンペアが選択されたとすれば、出力電流ＩＯＵＴは約４ナノアンペアになるだろう。このような小さな電流は、キャパシタＣＬが集積回路内に実装されることを可能とし、それでもなお、電源投入動作時に、関連付けられたスピーカ２５０によりクリック及びポップノイズが生成されることを低減または除去するように、適切な立ち上がり時間を有するランプ電圧Ｖctlを供給することを可能とする。]
[0036] 図７は、本開示の別の側面に従った第２の典型的なオーディオシステム７００のブロック図を示す。その出力にＤＣ参照電圧Ｖrefを印加し、そしてその出力からＤＣ参照電圧を除去することによるクリック及びポップノイズを低減または除去することに加えて、オーディオシステム７００は、入力オーディオ信号に存在するＤＣオフセット電圧によるクリック及びポップノイズを低減または除去するように構成される。オーディオシステム７００の主たるオーディオアンプは、ＤＣオフセット電圧を含む入力オーディオ信号を増幅して、その出力にＤＣオフセット電圧を生成する。電源投入時に、そのようなＤＣオフセット電圧もまた、関連付けられたスピーカによってクリック及びポップノイズを生成させる。] 図７
[0037] より具体的には、オーディオシステム７００は、第１オペアンプＯＰＡ１、第２オペアンプＯＰＡ２、及びノイズ低減回路７１０を備える。第１オペアンプＯＰＡ１は、入力オーディオ信号を増幅するように構成される。第２オペアンプＯＰＡ２は、第１オペアンプＯＰＡ１の出力にＤＣ参照電圧（例えばＶref〜Ｖdd／２）を供給して、出力オーディオ信号のダイナミックレンジを実質的に改善または最適化するように構成される。ノイズ低減回路７１０は、ＤＣ参照電圧Ｖrefを第１オペアンプＯＰＡ１の出力に供給することにより、関連付けられたスピーカ７５０によってクリック及びポップノイズが生成されることを低減しまたは除去するように適合され、ＤＣオフセット電圧は、第１オペアンプＯＰＡ１の出力となる入力オーディオ信号に与えられる。]
[0038] より具体的には、第１オペアンプＯＰＡ１は、入力抵抗Ｒ１Ａ及びＦＥＴＭ３（これはノイズ低減回路７１０の構成要素である）を介して、入力オーディオ信号の負の成分Ｖimを受信するように適合された負の入力（−）を含む。第１オペアンプＯＰＡ１はまた、入力抵抗Ｒ１Ｂ及びＦＥＴ Ｍ４（これはノイズ低減回路７１０の構成要素である）を介して、入力オーディオ信号の正の成分Ｖipを受信するように適合された正の入力（＋）を含む。第１オペアンプＯＰＡ１は更に、ＡＣ結合キャパシタＣＡＣを介して、関連付けられたスピーカ７５０に結合された出力を含む。フィードバック抵抗Ｒ２Ａは、第１オペアンプＯＰＡ１の出力と負入力（−）との間に結合される。第１オペアンプＯＰＡ１は、制御信号ＥＮ２を受信するように適合された入力を含む。]
[0039] 第２オペアンプＯＰＡ２は、第１オペアンプＯＰＡ１の正入力端子（＋）にＤＣ参照電圧Ｖrefを生成するボルテージ・フォロワとして構成される。第２オペアンプＯＰＡ２は、ＤＣ参照電圧Ｖrefを受信するように適合された正の入力（＋）を含む。第２オペアンプＯＰＡ２はまた、その出力に結合された負の入力（−）を含む。第２オペアンプＯＰＡ２の出力は、抵抗Ｒ２Ｂを介して第１オペアンプＯＰＡ１の正入力（＋）に電気的に結合される。第２オペアンプＯＰＡ２は、制御信号ＥＮ１を受信するように適合された入力を含む。]
[0040] ノイズ低減回路７１０は、ランプ生成器７１２、ＦＥＴＭ１〜Ｍ４、抵抗ＲＯＦＦ、並びに制御信号ＥＮ２、ＥＮ２Ｂ、ＥＮ５、及びＥＮ５Ｂに応じて制御可能なスイッチを備える。より具体的には、ＦＥＴ Ｍ１は、第２オペアンプＯＰＡ２の出力に電気的に結合されたドレイン、第１オペアンプＯＰＡ１の出力に電気的に結合されたソース、及び制御可能なスイッチＥＮ５を介してランプ生成器７１２に電気的に結合されたゲートを含む。ＦＥＴ Ｍ２は、抵抗ＲＯＦＦを介して第１オペアンプＯＰＡ１の出力に電気的に結合されたドレイン、グランドまたはＶssに電気的に結合されたソース、及び制御信号ＥＮ３を受信するように適合されたゲートを含む。]
[0041] ＦＥＴＭ３は、抵抗Ｒ１Ａを介して入力オーディオ信号の負の成分Ｖimを受信するように適合されたドレイン、第１オペアンプＯＰＡ１の負の入力（−）に電気的に結合されたソース、及びＦＥＴ Ｍ４のゲートに結合され、制御可能なスイッチＥＮ２を介してランプ生成器７１２に電気的に結合されたゲートを含む。ＦＥＴ Ｍ４は、抵抗Ｒ１Ｂを介して入力オーディオ信号の正の成分Ｖipを受信するように適合されたドレイン、第１オペアンプＯＰＡ１の正の入力（＋）に電気的に結合されたソース、及びＦＥＴ Ｍ３のゲートに電気的に結合され、制御可能なスイッチＥＮ２を介してランプ生成器７１２に電気的に結合されたゲートを含む。制御可能なスイッチＥＮ２Ｂは、ＦＥＴ Ｍ３及びＭ４のゲートと、グランドまたはＶssとの間に電気的に結合される。制御可能なスイッチＥＮ５Ｂは、ＦＥＴ Ｍ１のゲートと、グランドまたはＶssとの間に電気的に結合される。オーディオシステム７００の動作については、以下に説明する。]
[0042] 図８は、本開示の別の側面に従ったオーディオシステム７００についての、典型的な制御信号のタイミング図を示す。タイミング図は、ｔ１〜５と示された５つの着目する時刻を含む。時刻ｔ１は、オーディオシステム７００の電源投入動作の開始、より具体的には、関連付けられたスピーカ７５０によりクリック及びポップノイズが生成されることを抑制または解消するように、第１オペアンプＯＰＡ１の出力にＤＣ参照電圧Ｖrefを緩やかに印加するプロセス、の開始を示す。時刻ｔ２は、第１オペアンプＯＰＡ１の出力にＤＣ参照電圧Ｖrefを緩やかに印加するプロセスの終了を示す。時刻ｔ３は、関連付けられたスピーカ７５０によりクリック及びポップノイズが生成されることを抑制または解消するように、第１オペアンプＯＰＡ１の入力への入力オーディオ信号（これはＤＣオフセット電圧を含み得る）の結合の開始を示す。時刻ｔ４は、第１オペアンプＯＰＡ１の入力に入力オーディオ信号を結合させるプロセスの終了を示す。そして時刻ｔ５は、オーディオシステム７００の電源切断動作の開始を示す。] 図８
[0043] 時刻ｔ１より前は、制御信号ＥＮ１、ＥＮ２、ＥＮ４、及びＥＮ５は低論理レベルにあり、制御信号ＥＮ３は高論理レベルにある。本設定では、第１及び第２オペアンプＯＰＡ１〜２及びランプ生成器７１２はディセーブルとされ、ＦＥＴＭ１、Ｍ３、及びＭ４はオフ状態とされ、制御可能なスイッチＥＮ２及びＥＮ５はオープンの状態にあり、制御可能なスイッチＥＮ２Ｂ及びＥＮ５Ｂはクローズの状態にある。]
[0044] 時刻ｔ１では、制御信号ＥＮ１、ＥＮ４、及びＥＮ５は低論理レベルから高論理レベルに遷移し、制御信号ＥＮ３は高論理レベルから低論理レベルに遷移する。制御信号ＥＮ１が高論理レベルになることで、第２オペアンプＯＰＡ２は、その出力及びＦＥＴＭ１のドレインにＤＣ参照電圧Ｖrefを生成するようにされる。制御信号ＥＮ５が高論理レベルになることで、制御可能なスイッチＥＮ５はクローズの状態とされ、制御可能なスイッチＥＮ５Ｂはオープンの状態とされる。制御信号ＥＮ４が高論理レベルになることで、ランプ生成器７１２は、第１ランプ制御電圧Ｖctl１を生成し始める。制御信号ＥＮ３が低論理レベルになることで、ＦＥＴ Ｍ２はオフ状態とされる。]
[0045] 時刻ｔ１とｔ２の間で、上昇する第１制御電圧Ｖctl１は、前述の先の実施形態を参照して前により詳細に議論したように、関連付けられたスピーカ７５０によりクリック及びポップノイズが生成されることを低減または除去する方法で、第１オペアンプＯＰＡ１の出力にＤＣ参照電圧Ｖrefを緩やかに印加するように、ＦＥＴＭ１の抵抗ＲＤＳを比較的緩やかに減少させる。時刻ｔ２まで、第１オペアンプＯＰＡ１の出力における電圧は、実質的にＤＣ参照電圧Ｖrefにあるはずである。時刻ｔ２において、制御信号ＥＮ４及びＥＮ５は、高論理レベルから低論理レベルに遷移する。これにより、ランプ生成器７１２がディセーブルとされ、制御可能なスイッチＥＮ５がオープンとされてランプ生成器７１２がＦＥＴ Ｍ１のゲートから分離され、そして制御可能なスイッチＥＮ５ＢがクローズとされてＦＥＴ Ｍ１のオフ状態が確実にされる。]
[0046] 時刻ｔ３においてイネーブル信号ＥＮ２及びＥＮ４は、低論理レベルから高論理レベルに遷移する。制御信号ＥＮ２が高論理レベルになることで、第１オペアンプＯＰＡ１がイネーブルとされ、制御可能なスイッチＥＮ２がクローズされ、そして制御可能なスイッチＥＮ２Ｂがオープンとされる。制御信号ＥＮ４が高論理レベルになることで、ランプ生成器７１２は、第２ランプ制御電圧Ｖctl２を生成し始める。時刻ｔ３とｔ４の間、上昇する制御電圧Ｖctl２は、ＦＥＴＭ３及びＭ４の抵抗を比較的緩やかに減少させる。これにより、そのＤＣオフセット電圧を含む入力オーディオ信号が第１オペアンプＯＰＡ１の入力に緩やかに印加され、ひいては第１オペアンプＯＰＡ１の出力に印加される。これは、関連付けられたスピーカ７５０によりクリック及びポップノイズが生成されることを抑制または解消する方法で行われる。]
[0047] 時刻ｔ４とｔ５の間、オーディオシステム７００は、入力オーディオ信号を増幅して十分な電力レベルの出力オーディオ信号を生成し、これにより関連付けられたスピーカ７５０を駆動することで、通常モードまたは安定状態モードで動作している。通常または安定状態動作の期間、制御可能なスイッチＥＮ２はクローズしたままであり、ランプ生成器７１２は高論理レベルを生成して、ＦＥＴＭ３及びＭ４のオン状態を維持する。上記で議論したように電源切断動作の開始を示す時刻ｔ５において、制御信号ＥＮ１、ＥＮ２、及びＥＮ４は、高論理レベルから低論理レベルに遷移し、制御信号ＥＮ３は、低論理レベルから高論理レベルに遷移し、そして制御信号Ｅ５は低論理レベルを維持する。このことは、第１及び第２オペアンプＯＰＡ１〜２並びにランプ生成器７１２をディセーブルとし、そしてＦＥＴ Ｍ２をオンさせることで、オーディオシステム７００をそのオフモードにする。ＦＥＴ Ｍ２がオンすることで、キャパシタＣＡＣの両端の電荷は、クリック及びポップノイズが関連付けられたスピーカ７５０で生成されることを抑制するように比較的緩やかに減少（dissipate）される。抵抗ＲＯＦＦは、キャパシタＣＡＣの両端の電荷の比較的緩やかな減少をもたらすように構成され得る。]
[0048] 図９は、本開示の別の側面に従った、第３の典型的なオーディオシステム９００のブロック図を示す。オーディオシステム９００は、関連付けられたスピーカにオーディオシステムが直接結合されるような場合（例えば、ＡＣ結合キャパシタが設けられない）における、クリック及びポップノイズを低減または除去するように構成される。より具体的には、オーディオシステム９００は、オペアンプＯＰＡ１、抵抗Ｒ１Ａ、Ｒ１Ｂ、Ｒ２Ａ、及びＲ２Ｂ、ＦＥＴＭ３及びＭ４、並びにランプ生成器９０２を備える。これらのデバイスは、１つまたはそれ以上の集積回路、ディスクリートデバイス、または１つまたはそれ以上の集積回路と１つまたはそれ以上のディスクリートデバイスとの組み合わせで実装され得る。] 図９
[0049] より具体的には、オペアンプＯＰＡ１は、抵抗Ｒ１Ａ及びＦＥＴＭ３のドレイン及びソースを介して、入力差動オーディオ信号の負の成分Ｖimを受信するように適合された負の入力（−）を含む。オペアンプＯＰＡ１はまた、抵抗Ｒ１Ｂ及びＦＥＴ Ｍ４のドレイン及びソースを介して、入力差動オーディオ信号の正の成分Ｖimを受信するように適合された正の入力（＋）を含む。入力オーディオ信号が差動信号として構成されなくても良いことが、当然理解される。抵抗Ｒ２Ｂは、オペアンプＯＰＡ１の正の入力（＋）と、Ｖssまたはグランド電位との間に結合される。オペアンプＯＰＡ１は、フィードバック抵抗Ｒ２Ａを介して負の入力（−）に結合された出力を含む。オペアンプＯＰＡ１の出力は、ＡＣ結合キャパシタを介在することなく、関連付けられたスピーカに結合され得る。ランプ生成器９０２は、ＦＥＴ Ｍ３及びＭ４のゲートに結合されて、電源投入及び／または電源切断動作期間に、それらにランプ制御信号を供給する。オペアンプＯＰＡ１及びランプ生成器９０２は共に、制御信号ＥＮ１を受信するイネーブル入力を含む。]
[0050] 動作においては、オーディオシステムが電源投入される前には、制御信号ＥＮ１は低論理レベルとされて、オペアンプＯＰＡ１及びランプ生成器９０２はディセーブルとされる。電源投入時、制御信号ＥＮ１は、低論理レベルから高論理レベルに遷移する。これにより、オペアンプＯＰＡ１及びランプ生成器９０２はイネーブルとされる。ランプ生成器９０２は、ＦＥＴＭ３及びＭ４の抵抗を緩やかに減少させる上昇ランプ制御電圧Ｖctlを生成する。これは、入力オーディオ信号（Ｖim及びＶip）をオペアンプＯＰＡ１の入力に緩やかに印加する効果がある。入力信号になんらかのＤＣオフセット電圧がある場合、ＦＥＴ Ｍ３及びＭ４の抵抗を緩やかに減少させる効果により、増幅されたＤＣオフセット電圧は、オペアンプＯＰＡ１の出力に緩やかに現れるようになる。ランプ生成器９０２は、オペアンプＯＰＡ１の出力において遷移するＤＣオフセット電圧が、関連付けられたスピーカ９５０によるクリック及びポップノイズの生成を低減または除去するように、制御電圧Ｖctlを生成するように構成され得る。]
[0051] 通常動作または安定状態動作の期間、ランプ生成器９０２は、ＦＥＴＭ３及びＭ４のオン状態に維持するために高論理レベルの制御信号Ｖcltを生成し続け、これにより入力オーディオ信号をオペアンプＯＰＡ１の入力に結合させる。電源切断動作に応答して、制御信号ＥＮ１は高論理レベルから低論理レベルに遷移して、オペアンプＯＰＡ１及びランプ生成器９０２をディセーブルとする。あるいは、ランプ生成器９０２は、ＦＥＴ Ｍ３及びＭ４の抵抗を緩やかに増加させるように、下降ランプ電圧を生成するように構成され、これにより、入力オーディオ信号を、オペアンプＯＰＡ１の入力から緩やかに分離し得る。これにより、オペアンプＯＰＡ１の出力における電圧は、クリック及びポップノイズが関連付けられたスピーカ９５０により生成されることを抑制または除去するように、緩やかに減衰される。]
[0052] １つまたはそれ以上の典型的な実施形態では、述べられた機能はハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実装され得る。ソフトウェアで実装される場合、それらの機能は１つまたはそれ以上の命令またはコードとして、コンピュータ読み取り可能な媒体に記憶され、或いは伝送され得る。コンピュータ読み取り可能な媒体は、ある場所から別の場所へのコンピュータプログラムの持ち運びを助ける任意の媒体を含むコンピュータ記憶メディア及び通信メディアの双方を含む。記録媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であって良い。例として、これに限定するもので無いものとして、このようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたはその他の光ディスク媒体、磁気ディスク媒体またはその他の磁気記録デバイス、または命令またはデータ構造の形で所望のプログラムコードを運びまたは保持するために使用され、そしてコンピュータによってアクセスできる他の任意の媒体を含むことが出来る。また、あらゆる接続が、適切にコンピュータ読み取り可能な媒体と呼ばれる。例えば、そのソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、無線、及びマイクロ波といった無線技術を使用してウェブサイト、サーバ、またはその他のリモートソースから送信されるならば、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、無線、及びマイクロ波といった無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（disk and disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（disk）は、一般的に、磁気によってデータを再生し、ディスク（disc）はレーザによって光学的にデータを再生する。上記の組合せもまたコンピュータ読み取り可能な媒体の範囲内に含まれるべきである。]
[0053] この発明は種々の側面に関連して述べられてきたが、この発明は更なる変形が可能であることが理解されるだろう。この出願は、一般に本願の原理に従い、そして本願の関連する技術内の慣行及び知識内にあるような本開示からの逸脱を含む発明の変形、用法、または適合をカバーすることを意図される。]

权利要求:

請求項1
入力オーディオ信号を受信するように適合された入力と、出力オーディオ信号を生成するように適合された出力とを含む増幅器と、関連付けられたスピーカでノイズが生成されることを低減または除去するように、前記増幅器の前記出力にＤＣ電圧を印加する、または前記出力からＤＣ電圧を取り除くように適合されたノイズ低減回路とを備えるオーディオシステム。
請求項2
前記増幅器はオペアンプを備える、請求項１のオーディオシステム。
請求項3
前記ノイズはクリック及びポップノイズを含む、請求項１のオーディオシステム。
請求項4
前記ノイズ低減回路は、電源切断動作時に、関連付けられたスピーカでノイズが生成されることを低減または除去するように、前記増幅器の前記出力から電荷を緩やかに減少させて、前記電圧を減少させるように適合された、選択可能な電流経路を備える、請求項１のオーディオシステム。
請求項5
前記電流経路は、制御可能なスイッチに直列接続された抵抗素子を備える、請求項４のオーディオシステム。
請求項6
前記抵抗素子は抵抗を備え、前記制御可能なスイッチは、前記抵抗に直列に結合されたドレイン及びソース、並びに制御信号を受信するように適合されたゲートを有する電界効果トランジスタ（ＦＥＴ）を備える、請求項５のオーディオシステム。
請求項7
前記ＤＣ電圧を生成するように適合されたソースを更に備える、請求項１のオーディオシステム。
請求項8
前記ノイズ低減回路は、前記ＤＣ電圧のソースと前記増幅器の出力との間に結合された、制御可能な抵抗デバイスと、電源投入動作時に、前記関連付けられたスピーカでノイズが生成されることを低減または除去するように、前記制御可能な抵抗デバイスの抵抗を減少させる制御信号を生成して、前記ＤＣ電圧のソースから前記増幅器の前記出力に前記ＤＣ電圧を緩やかに印加するように適合された生成器とを備える請求項７のオーディオシステム。
請求項9
前記生成器はランプ生成器を備え、前記制御可能な抵抗デバイスは電界効果トランジスタ（ＦＥＴ）を備える、請求項８のオーディオシステム。
請求項10
前記ランプ生成器は、第１電流を生成するように適合され、制御信号に応じて選択可能な第１電流経路と、第１ミラー比で前記第１電流に関連する第２電流を生成するように、ミラー形式で前記第１電流経路に結合された第２電流経路と、第２ミラー比で前記第１電流に関連する第３電流を生成するように、ミラー形式で前記第１電流経路に結合された第３電流経路と、容量素子とを備え、前記容量素子は、該容量素子に第４電流が流れるように、前記第２及び第３電流経路に結合され、前記第４電流は、前記第２及び第３電流の差であり、前記制御電圧は、少なくとも部分的に、前記容量素子の両端に生成される、請求項９のオーディオシステム。
請求項11
前記増幅器の前記出力における前記ＤＣ電圧は、前記入力オーディオ信号に与えられたＤＣオフセット電圧から生成され、前記ノイズ低減回路は、前記増幅器の前記入力に結合された、制御可能な抵抗デバイスと、電源投入動作または電源切断動作時に、前記関連付けられたスピーカでノイズが生成されることを低減または除去するように、前記ＤＣオフセット電圧を、それぞれ前記増幅器の前記入力に緩やかに印加する、または前記入力から緩やかに取り除くよう、前記制御可能な抵抗デバイスの抵抗を減少または増加させる制御信号を生成するように適合された生成器とを備える、請求項１のオーディオシステム。
請求項12
関連付けられたスピーカでノイズが生成されることを低減または除去するように、オーディオシステムの出力にＤＣ電圧を印加すること、または前記出力から前記ＤＣ電圧を取り除くこと、を備えるオーディオシステムの動作方法。
請求項13
前記ノイズはクリック及びポップノイズを含む、請求項１２の方法。
請求項14
前記オーディオシステムの前記出力から前記ＤＣ電圧を取り除くことは、前記オーディオシステムの前記出力から電荷を緩やかに減少させること、を備える請求項１２の方法。
請求項15
前記オーディオシステムの前記出力から前記ＤＣ電圧を取り除くことは、前記オーディオシステムの電源切断動作に応答する、請求項１２の方法。
請求項16
前記オーディオシステムの前記出力に前記ＤＣ電圧を印加することは、前記オーディオシステムの前記出力に前記ＤＣ電圧のソースを緩やかに結合すること、を備える請求項１２の方法。
請求項17
前記オーディオシステムの前記出力に前記ＤＣ電圧を印加することは、前記オーディオシステムの電源投入動作に応答する、請求項１２の方法。
請求項18
前記ＤＣ電圧は入力オーディオ信号から生成される、請求項１２の方法。
請求項19
出力オーディオ信号を生成するために入力オーディオ信号を増幅する手段と、前記増幅する手段の出力にＤＣ電圧を緩やかに印加すること、または前記出力から前記ＤＣ電圧を緩やかに取り除くことにより、関連付けられたスピーカによるノイズの生成を低減する手段とを備えるオーディオシステム。
請求項20
前記ノイズを低減する手段は、電源切断動作時に、前記関連付けられたスピーカでノイズが生成されることを低減または除去するように、前記増幅する手段の前記出力から電荷を緩やかに減少させて、前記ＤＣ電圧を減少させるように適合された、選択可能な電流経路を備える、請求項１９のオーディオシステム。
請求項21
前記ノイズ低減回路は、前記ＤＣ電圧のソースを、前記増幅する手段の前記出力に可変に結合する手段と、電源投入動作時に、前記関連付けられたスピーカでノイズが生成されることを低減または除去するように、前記可変に結合する手段の抵抗を減少させて、前記ソースから前記増幅する手段の前記出力に前記ＤＣ電圧を緩やかに印加する制御信号を生成する手段とを備える請求項１９のオーディオシステム。
請求項22
前記制御信号を生成する手段は、制御信号に応答して第１電流を選択的に生成する手段と、第１のミラー比で前記第１電流に関連する第２電流を生成する手段と、第２のミラー比で前記第１電流に関連する第３電流を生成する手段と、実質的に前記第２及び第３電流間の差である第４電流を生成する手段と、前記第４電流から前記制御信号を生成する手段とを備える請求項２１のオーディオシステム。
請求項23
前記増幅器の前記出力における前記ＤＣ電圧は、前記入力オーディオ信号に与えられたＤＣオフセット電圧から生成され、前記ノイズを低減する手段は、前記増幅する手段に前記入力オーディオ信号を結合する手段と、電源投入動作または電源切断動作時に、関連付けられたスピーカでノイズが生成されることを低減または除去するように、前記結合する手段の抵抗をそれぞれ減少または増加させて、第２オフセット電圧を含む前記入力オーディオ信号を、それぞれ前記増幅する手段の前記入力に緩やかに印加する、または前記入力から緩やかに取り除く除去する制御信号を生成する手段とを備える請求項１９のオーディオシステム。